power integrity , Perl, Python, Tcl, FinFET process technologies, Ansys RedHawk-SC, Quantus PrimePower, Cadence Voltus, physical-design implementation, Joules, EMIR analysis, StarRC, current and activity models

Java, Networking, Cloud Security, Sql, Cloud Computing, Nosql, Gcp, Apache Kafka, Kubernetes, Python, AWS, Ai, GCP Pub Sub

C, Perl, Arm, Python, RISC-V Assembly, digital Verification, Cadence SKILL, Mixed-signal Verification, Uvm, systemverilog, UVM testbench creation

C, Uart, Bash, Spi, DDR, Pcie, Perl, Verilog, I2c, Python, System Verilog, Tcl, i2s, DFX Verification, Uvm, Axi, APB, AHB

Vcs, Jtag, Pcie, Awk, I2c, Python, Jasper, Sed, Perl, Networking Protocols, Ethernet, PLLs, Uvm, Co-Simulations, GLS, AXI4.0, Verdi, debugs, Emulation Platforms, Test Bench Accelerators, Coverage Driven Methodology, systemverilog, Ate, HW SW Flow

Dsp, C, Java, Os, Firmware, Automation, Python, PSR, Driver, Display Validation, DPU, Hardware, FHD, Type-C, HDCP, Multi-display, VRR, HDR, 4K, 2K, Dsc, USB4, HDMI